10秒注册简历
登录
”百万英才汇南粤“春季大型招聘会·北京专场
2025年04月19日
PLL工程师(锁相环,高频最好)
职位类别
科研/实验室
招聘数
1人
专业要求
最低学历要求
本科
薪金水平
面议
工作地点
黄埔区
职责和要求
【岗位职责】
1.负责CMOS射频IC时钟相关模块的设计,主要包括PLL及XO;
2.负责与版图工程师沟通并完成PLL电路的版图设计
3.制定芯片模块的测试计划,并在流片后配合芯片调试及测试,特别是指导实际产品系统中发现的时钟相关的问题的解决;
【任职资格】
1.电子、微电子等相关专业毕业,硕士及以上学历;
2.深厚的CMOS射频和模拟IC设计基础,包括设计,仿真,版图及测试, 有很强的电路分析能力和解决问题的能力,有有产品经验者为佳;
3.有扎实的器件物理知识,有较好的通信系统与数字信号基础;
4.擅于钻研,精于思考,勤于总结,善于沟通,乐于分享。